快恢复二极管的缓冲层结构对抗ESD能力的影响

  缓冲层(buffer layer)结构是FRD中常用的一种结构，它可以改善器件的反向恢复特性，提高器件的动态雪崩耐量等。因此有必要研究缓冲层对FRD抗ESD能力的影响。本文中分别对Ref、P_1e16添加了20µm厚，掺杂为1e15cm³的N型缓冲层，得到buf_1e15、buf_1e15-P_1e16结构。由于P_1e16及buf_1e15_P_1e16在E5D过程中，表面出现了动态穿通，因此对于这两种结构专门多选取表面处的最大电流密度。其10ns、20ns时刻的最大电流密度对比如下表示：

  分析表中数据得：对于Ref和buf_1e15，10ns、20n5时在表面处，Jmax(buf_1e15)比Jmax(Ref)分别降低了22%、21% ；10ns、20ns时在PN-结处，Jmax(buf_1e15)比Jmax(Ref)分别降低了46%、43%；10ns、20ns时在PN-结处，Jmax(buf_1e15)比Jmax(Ref)分别降低了70%、68%。
  对于P_1e16和buf_1e15_P_1e16，10ns、20ns时在表面处，Jmax(buf_1e15_P_1e16)比Jmax分别高5%、18%;然而，10ns、20ns时在PN-结处，Jmax(buf_1e15_P_1e16) 比 Jmax(P_1e16)分别降低了 70%、72%；10ns、 20ns 时在N-N+结处，Jmax(buf_1e15_P_1e16) 比 Jmax(P_1e16)分别降低了77%、78%。
  然而，表面引线孔附近的最大电流密度值不同表面掺杂浓度结构之间相差还是很大的，发生了动态穿通的P_1e16和buf_1e15_P_1e16明显大于Ref和buf_1e15结构。其中，10ns、20ns时，在表面处，Jmax(P_1e16)比Jmax(Ref)分别大2.19倍和1.76倍。   由此可知，加了缓冲层后，不管是PN结处还是在N-N+结处，不论之前是哪一种结构，都比之前改善很大。从两种加缓冲层的结构在20ns时的电流密度分布图1来看，二者都大大降低了PN-结以及N-N+结处的最大电流密度。分析其原因有两个：(1)由于缓冲层有效降低了N-N+结处的电场强度，使得器件的场板末端附近成为了场强较高，相对薄弱的地方，导致电流在场板下汇集，对PN-结及N-N+结进行了分流。(2)在buf_1e15结构中，在PN-结内部偏左的地方，以及buf_1e15_P_1e16电极中心处，各自多出一条电流集中的地方。这也同样使得在PN 结拐角处下方的电流集中得到分担，从而减弱了电流集中的效果。   以buf_1e15结构为例，取出20ns内它的电流密度分布变化图，如图2。可以看到0.9ns之前，器件内部(左侧)电流密度较小，到1ns时，器件内部的电流密度普遍变强。2ns时，在器中左侧开始出现电流的消退。5ns时，器件内部已经明显显示出新产生的一处电流集中。这个电流集中处的电流密度在接下来的时间又由弱变强、后来又变弱。目前，关于这种电流集中位置新生和变强、变弱背后的物理机理还不明确。但这种电流集中位置的新生和移动以及自熄灭在一些关于反向恢复动态雪崩的文献中也有出现。由于它们对原先主要的电流集中有分流的作用，因此或许有利于提高器件的抗E5D能力。不过从前看来，加了缓冲层对于提高器件的抗ESD能力还是很有好处的。



上一篇：快恢复二极管的基本性能参数及要求
下一篇：高压功率快恢复二极管FRD的寿命控制技术