碳化硅PiN二极管的外延层和终端设计

  SIC PiN二极管的制造应用了具有n^-外延层(低掺杂而且厚)的n⁺晶片,n^-外延层生长在n⁺外延缓冲层上。p⁺阳极区的形成可以通过应用高掺杂的外延层或离子注入铝、硼杂质。一般情况下，如图1所示,与离子注入PiN二极管相比,具有p⁺外延层阳极的PiN二极管有更低的开态压降,这是因为高的p型杂质的活性决定了向厚的低掺杂外延层注入载流子的效率。这种二极管的阻断电压由两点决定:①提供阻挡电压的外延层(本征区域)的掺杂浓度和厚度;②器件制造中的终端技术。总之,载流子的输运能力取决于器件的本征层区域和少数载流子寿命。由于器件反偏工作时保持高电场,所以减少衬底缺陷十分重要(如微管和外延工艺导致的缺陷)。

 
  1. 高击穿电压外延层设计
  为了实现PiN二极管高的击穿电压,重要的是n-外延层掺杂和厚度的设计。当器件处于反偏时,最大电场出现在p⁺/n^-结处,而且n^-外延层中的电场梯度由掺杂决定,电场延伸的区域由厚度决定。n^-外延层的掺杂浓度和厚度决定了器件的阻断电压。为了设计一定的关断电压,n^-外延层/n⁺缓冲层之间的结如果存在有限电场,则n^-外延层设计为穿通情况。另一方面,非穿通设计相当于本征层厚度等于或大于平行平面雪崩击穿宽度。在典型的超高压设计中,穿通设计用于保持外延层厚度在一个合理范围。对于这种情况,本征层的厚度可由基本的耗尽公式得到,即   式中,V_B是器件的关断电压;W是外延层厚度;N_D是外延层掺杂浓度;q是基本电荷;ε是SiC的介电常数,面E_C(N_D)是本征层掺杂浓度表示的临界电场。常用的经验公式表示了临界电场对本征层掺杂浓度的依赖关系,即   通过应用式(1)和式(2),图2显示了由本征层掺杂浓度和厚度决定的理想击穿电压。击穿电压随掺杂浓度减少是因为假设E_C近似不变,但这并不准确。边缘终端设计和材料缺陷影响了超高电压器件的击穿电压,非常高的击穿电压一般通过超高电压PiN二极管实现。  
  2. SiC PiN二极管终端设计
  从器件设计的角看,获得高压PiN二极管中最大的技术挑战就是设计有效的边缘终端。这个技术的关键是使电场在器件边缘分布均匀,达到外延层理想的击穿电压。传统上的许多技术,如保护环、场限环和槽保护环已经获得了广泛的应用,另外一个较常使用的边缘终端设计就是通过注入适量的p型电荷,来逐渐减少器件边缘的电场。这种技术称为结终端扩展( Junction Termination Extension,JTE)。利用近似临界击穿电场,设计的JTE电荷取决于低掺杂n型区的掺杂浓度。图3显示了理想单位面积上注入JTE区域的全部电荷。利用JTE设计高压硅器件时,一般使用比理论预测分析的电荷少25%的JTE电荷,这是因为超过理想值的JTE电荷将导致击穿电压迅速下降,而略小于优化值的电荷不会强烈影响器件的击穿电压。用于SiC中相对应的75% JTE电荷也显示在图3中。  



上一篇：碳化硅功率PiN二极管
下一篇：碳化硅二极管的正向压降与载流子寿命